[개발] Xilinx FPGA/ZYNQ 용역 개발

 

[외주/용역] 🔗 : Xilinx FPGA/ZYNQ 용역 개발

Xilinx FPGA/ZYNQ 용역 개발

Xilinx FPGA 관련 임베디드 시스템 설계 진행 해드립니다.

(Verilog HDL, ZYNQ 전문 설계, PL+PS 통합 설계, 펌웨어 드라이버 설계 제공)

용역 외주 관련하여 이런 분들이 신청하시면 좋습니다.

- 아이디어에 적합한 임베디드 시스템 설계가 필요할 때

- 임베디드 시스템에서 FPGA가 필요할 때

- FPGA(ZYNQ) PL+PS 구조 설계가 필요할 때

- FPGA 관련 강의가 필요할 때

- FPGA 관련 외주 및 교육이 필요할 때

판매자 보유기술

: 하드웨어 회로 설계부터 펌웨어 프로그램 경험에 기반한 임베디드 시스템 구조 설계

: easyEDA, OrCAD, PADS 활용한 고속 회로 기반의 디지털 하드웨어 회로설계 및 경험에 기반한 EMC 디버깅

: Xilinx Zynq 기반의 VIVADO, SDK, Vitis툴 활용 및 SoC(ARM+FPGA) 기반 시스템 설계

: 실시간 데이터 처리 시스템에 기반한 FPGA Peripheral IP 개발 및 Serdes 활용한 LVDS, PCIe 설계

: Built in Logic Analyzer ILA, Testbench 활용한 Simulation 검증 및 디버깅

: Linux 환경 Vim 활용한 VerilogHDL IP 개발 및 C언어 활용 Baremetal Driver 개발, Python을 활용한 IP 검증

: 카메라, 라인스캔센서 등 경험에 기반한 영상 및 이미지 처리 시스템 구조 설계

: LiDAR 시스템 구조 설계, 레이저 거리 측정 장치 구조 설계 구현

온/오프라인 강의/과외 관련 이런 분들이 신청하시면 좋습니다

: 실무에서 사용되는 FPGA 설계 방법이 궁금한 학생분들

: 반도체 or FPGA 관련 면접에서 나오는 필수 용어들이 궁금한 학생분들

: 새로운 기술 습득을 희망하는 분들

: 복잡한 FPGA 시스템 구조 설계를 위해 개인화된 지도를 받고 싶은 분들

: 현업에서 해결되지 않는 문제를 해결하고 싶은 솔루션이 필요한 분들

온/오프라인 강의/과외 관련 예제

: 임베디드 시스템에 맞는 Xilinx FPGA 선정 방법과 하드웨어 설계 시 검토 사항

: Vivado, SDK 툴 사용법과 DDR 메모리 검증 방법, BIN파일 제작 방법

: Zynq PS(ARM)와 PL(FPGA)을 AXI-Lite BUS로 연동, IP 패키징 방법, DRIVER 구현 방법

: FPGA 디버깅 방법(TIMING ERROR, TESTBENCH, ILA, VIO, AXI-Lite 레지스터 활용)

: CDC 관련 모든 이론 설명(SETUP, HOLD, DELAY, SKEW, SYNCHRONIZER, ETC.)

: Zynq 에서 LVDS 고속회로 사용방법(회로, 아트웍, FPGA 셋팅)

: 특정 IP 및 설계 관련 과외

용역 후기

홈페이지 메일 문의 또는 

Xilinx FPGA/ZYNQ 용역 개발 링크